(43) (ARE D	WE AR	(1992) 9 月24日	
(43) 公田日	平成4年	(1992) 9 A 24 D	


	庁内整理番号 2116-5L) 2	類別記章 3 0 2	5/00	(51) Int.Cl. ⁵ . G 1 1 C
-5B	7165-5B	н		3/08	G06F
-5B	8841-5B		530	12/06	
-5C	7916-5C	В		5/907	H 0 4 N
審査請求 未請求 請求項の数 2(全 3 頁)				٠	
(71)出題人 000005201	<u> </u>	5	特數平3-4858	}	(21)出職番号
富士写真フイルム株式会社 神奈川県南足柄市中昭210番地	128	2月	平成3年(1991)		(22)出顧日
(72)発明者 岡本 悟					
東京都港区西麻布 2 丁目26番30号 富士写					
真フイルム株式会社内					
(74)代理人 弁理士 香取 孝雄					

(54) 【発明の名称】 メモリカード

(57)【要約】

【目的】情報が高速に入力されるモリカードにおいて、 EEPROMの低速な普込みを高速化する。

【構成】EEPROMの配金領域を複数群に分割し、複数群の 群制哲手段およびパッファ配億手段を設ける。主制哲手 段は、外部からの入力情報を複数群に分割して群制領手 段よりパッファ配億手段に入力する。パッファ配億手段 は、この情報を低速で出力し、プロック制御手段はこれ をEEPROMに書き込む。



【特許匈求の頃囲】

【発明の群畑な説明】

[0001]

[0002]

【従来の技術】電子スチルカメラで、固数データの保存 概体に用いられる従来のメモリカードは、配位似対がSR AJであった。SRAJは、パックアップ用の口流回路が必要 であり、ピット単価が高低となる欠点がある。近年、電 池のパックアツブが不要で、プロック単位に電気的消去 が可能なEEPRではを配位似域とするメモリカードが突用化 され、容量も1世ピットのものも現われ、SRAHのメモリカ ードに代って用いることが考えられよう。

[0003]

【発明が原決しようとする配風】しかし、現在のBEPRCはは、低遠でアクセスに時間がかかるという同題がある。このBEPRCはを用いたカメラでは、迎写を可能とするために、カメラ似に面換桁環を一時的に配位するパッファメモリを設ける必要があり、迎写の枚数が多くなるとパッファメモリは大容量になるという欠点がある。

【0004】本発明はこのような従来技術の欠点を原消 し、カメラ側にパッファメモリを設けないで、迎写が可 館なメモリカードを提供することを目的とする。

[0005]

【級題を熔決するための手段】本発明は上述の銀翅を熔決するために、EPPRのを記憶領域とするメモリカードにおいて、この配位領域は包設部に分別あれ、カードは、包設部に対応する包設の選制の手段およびパッファ配位手段と、包設部を制つする主制の手段とを有し、主制切手段は、直列に入力される情報を包設はに時分割して、解対応の運制の手段よりパッファ配位手段に流し、パッファ配位手段は、入力される情報を包設を一時配位してEEPRののひ込みの速度で出力し、遅射符手段はこの出力をEEPRのの対応する群の記憶領域にひき込む。

[0006]

【作用】本発明によれば、メモリカードにおいて、EDPA の出の配位領域を包設群に分割し、包設群のプロック制御手段およびパッファ配位手段を設ける。辞を制御する主制御手段は、外部からの入力的程を包設群に時分割してプロック制御手段よりパッファ配位手段に強す。パッファ配位手段は、この桁程を低速で出力し、プロック制御手段は、これを群対応のEEPROIIに合き込む。

[0007]

【実施例】次に添付図面を②照して本発明によるメモリカードの実施例を詳細に説明する。図1は実施例を示すメモリカードの保協プロック図である。この実施例のメモリカードの保成でおいて、メモリカード10は、カメラ(図示せず)に装着され、投影された一コマ単位の固位 情報およびその付属データを配貸する。メモリカード10は、複数に分割されたELPRCHの記憶保収を有し、これらの領域にパイプライン方式の並列む込みを行なうことにより、ELPRCHの低迎なむ込みを高速化する。マスタコントローラ30は、ELPRCH 21、22・・・20、およびSRAHのパッファメモリ41、42・・・40を接破するプロックコントローラ51、52・・・50と接収され、メモリカード10がカメラに装着されると、インターフェース32を介してカメラのコントロールユニットと接収される。

【0008】 EEPRCS 21、22・・・20 は単位配位領域すなわちクラスタ1、2・・・n、(n+1)、(n+2)・・・20・・・・で相成されている。この頃むで各クラスタが選択され、所定員、例えば、パイト単位、または1クラスタ単位の面包付得がむき込まれる。パッファメモリ41、42・・・40は、EEPRCHの前述の所定員の容量を有し、カメラの出力する速度で協議を口き込み、配位した信仰をEEPRCHの「ご込み速度で放み出すことができるシングルポートメモリ、ないしデュアルポートメモリである。シングルポートメモリは、ご込み役に飲み出し、デュアルポートメモリは行込みと放出しを同時に行う。

【0009】EPPROSは、既存の記録を消去してからむ込 みが行なわれるので、マスタコントローラ30は、カメラ と接続されると、カメラからの根末により記憶個所の呼 PROHをクラスタ単位で消去する。扱影が開始されると、 マスタコントローラ30は、インターフェース32を介して カメラから入力される個の情報の時系列を所定員に時分 割して、例えば、パイト単位、または1クラスタ単位で ブロックコントローラ51、52・・・5mに段恐に出力すること を以り返す。プロックコントローラ51、52···5nは、これ をそれぞれのパッファメモリ41、42・・・40 に配分する。 【0010】 パッファメモリ41、42・・・40は、それぞれ、 カメラの設出し遊取で入力される函位信仰をひき込み、 その信仰をFIFOの項序でEXPROIの低速な自込み遠段で設 み出す。プロックコントローラ51、52・・・50は、それぞれ のパッファメモリ41、42・・・4nの飲み出す函数情報をEEPR 50 CHに低速でむき込む。PEPROH21、22···2nのそれぞれのク

ラスタに、所定量の固保情報が時分割に書き込まれる。 【0011】パッファメモリ41、42・・・40 (以下パッファ と呼ぶ) が、デュアルポートメモリ、およびシングルポ ートメモリの場合の動作図を図2および図3に示す。図 2において、マスタコントローラ30は、カメラからの固 像情報を所定量に分割するライトサイクル町、町2・・・Fnで プロックコントローラ51、52・・・5mにこの番号順にサイク リックに出力する。各ブロックコントローラ51、52···5n は画像情報をデュアルポートメモリのパッファ41、42・・・ 40に出力する。パッファ41は、ライトサイクル町に入力 10 する画像情報を書き込んで記憶し、記憶した情報を入力 順にライトサイクル町〜町の期間に読み出し、読み出さ れた情報は、プロックコントローラ51を介してERPROM 2 1 のクラスタ1に書き込まれる。パッファ42は、ライト サイクル〒2に書き込んだ画像情報をライトサイクル〒2~ **乳に洗み出し、洗み出された情報は、プロックコントロ** ーラ52を介してBEPRON 21 のクラスタ2に書き込まれ る。以下同様にしてEEPRON 2m のクラスタnまで参込み が行なわれる。次に、クラスタ(n+1) ~2nが書き込まれ

【0012】図3において、マスタコントローラ30およびプロックコントローラ51、52・・・5mの動作は図2と同様であるが、パッファ41は、シングルポートメモリであるので動作が異なる。パッファ41は、ライトサイクル町で入力する関像情報を書き込み、次のライトサイクル町2~町にこの情報を読み出す。パッファ42は、ライトサイク

ルW2で入力する函像情報を書き込み、次に、この情報を ライトサイクルW3〜Wn+1に読み出す。書込みと読出しが シリアルに行なわれ、EEPROW 21 〜2nに画像情報が記録 される。

【0013】EEPROMに配録された一コマ分の関係を選択し、書込みと同じ順序で読み出すことにより画像の再生が行なわれる。

[0014]

【発明の効果】このように本発明によれば、カメラから の高速で読み出される函像情報を、複数のBEPRONに並列に 書き込むことにより、低速のBEPRONを高速の画像紀録媒体としてリアルタイムに使用できる。BEPRONを高速の配 録媒体としてコンピュータなどで使用できる。

【図面の簡単な説明】

【図1】本発明のメモリカードの実施例を示すプロック 構成図である。

【図2】パッファメモリがデュアルポートメモリの場合 の実施例の動作図である。

【図3】 パッファメモリがシングルポートメモリの場合 20 の実施例の動作図である。

【符号の説明】

10 メモリカード

21∼2n EEPRON


30 マスタコントローラ

41~41 パッファメモリ

51~50 プロックコントローラ

[図1]

【图2】



19. Japan Patent Office (JP)	12. Laid-open Patent Gazette (A)	11. Laid-open Patent Application
		Hei 4-268284
	43.	Date Published: September 24, 1992

51.	Int. Cl. 5 ID No.		Offi	ce Control No.	FI	Technology Display Location
	G 11 C 5/00	302	Z	2116-5L		Location
	G 06 F 3/08		Н	7165-5B		
	12/06	530		8841-5B		
	H 04 N 5/907		В	7916-5C		

Examination: Not requested yet Number of Claims: 2 (Total 3 pages)

21. Application Number: Hei 3-48585	71. Applicant: Fuji Photo Film Co., Ltd.
22. Application Date: February 22, 1991	(000005201), No. 210 Nakanuma, Minami Ashigara City, Kanagawa
•	Prefecture
•	72. Inventor: Satoru Okamoto, Fuji Phot
	Film Co., Ltd., 2-26-30 Nishi Asabu,
	Minato-ku, Tokyo
•	74. Agent: Norio Katori, Patent Agent

54. TITLE OF INVENTION: Memory Card

55. ABSTRACT

OBJECT: To accelerate EPROM lowspeed writing in a memory card in which information is input at high speed.

CONSTITUTION: The EEPROM memory region is divided into a plurality of groups, and group control means and buffer memory means are provided for the plurality of groups. The main control means divides externally input information into a plurality of groups and inputs it to the buffer memory means from the group control means. The buffer memory means outputs this information at low speed and the block control means writes this to the EEPROM.

[Key to figure on page 601]

10 Memory card

From camera

- 12 Interface
- 30 Master controller
- 51 Block controller
- 41 Buffer memory Cluster 1 Cluster n + 1

[left column]

1

WHAT IS CLAIMED IS:

Claim 1: A memory card, whose memory region is an EEPROM, wherein said memory region is divided into a plurality of groups; said memory card comprises a plurality of group control means and buffer memory means corresponding to said plurality of groups, and a main control means controlling the plurality of groups; the main control means time-divides serially input information into said plurality of groups and transfers it to the buffer memory means using the group control means for the corresponding group; the buffer memory means temporarily stores the input information and outputs it at the EEPROM's write speed; and said group control means writes the output from said buffer memory means to the memory region of the EEPROM's corresponding group.

Claim 2: A memory card, according to Claim 1, wherein said buffer memory means is either a single port memory or a dual port memory.

DETAILED DESCRIPTION OF THE INVENTION {0001}

Industrial Field of Application

The present invention pertains to a memory card whose memory region is an EEPROM. {0002}

Prior Art

The memory card typically used as an image data storage medium in an electronic still camera has been one whose memory region is an SRAM. An SRAM has the problems that it requires a power circuit for back-up, and the cost per bit is expensive. Recently memory cards whose memory region is an EEPROM have been developed; they do not need battery back-up and can erase block units electrically. Ones with a capacity of 1 Mbit have appeared, and they are expected to replace SRAM memory cards.

{0003}

Problems the Invention Is to Solve

However, current EEPROMs have the problem that they are slow and access takes time. If this EEPROM is used in a camera, making it possible to do continuous shooting requires providing a buffer memory at the camera side to temporarily store image information, and if there are many continuous shots, the buffer memory becomes high-capacity, which is a disadvantage. {0004}

The object of the present invention is to resolve these defects of prior art by providing a memory card that is capable of continuous shooting without providing a buffer memory at the camera side.

{0005}

Means of Solving the Problems

In order to resolve the aforesaid problems, the present invention is a memory card whose memory region is an EEPROM, wherein said memory region is divided into a plurality of groups. The card has a plurality of group control means and buffer memory means corresponding to the plurality of groups, and a main control means controlling the plurality of groups. The main control means time-divides serially input information into the plurality of groups and transfers it to the buffer memory means using the group control means for the corresponding group. The buffer memory means temporarily stores the input information and outputs it at the EEPROM's write speed. The group control means writes this output to the memory region of the EEPROM's corresponding group.

2

{0006} Operation

According to the present invention, the EEPROM's memory region is divided into a plurality of groups, and block control means and buffer memory means are provided for the plurality of groups. The main control means controlling the groups time-divides externally input information into a plurality of groups and transfers it to the buffer memory means using the block control means. The buffer memory means outputs this information at low speed, and the block control means writes this to the corresponding-group EEPROM.

{0007}

Embodiment

Next, an embodiment of a memory card in accordance with the present invention shall be described in detail with reference to the attached drawings. FIG. 1 is a schematic block diagram of a memory card illustrating an embodiment. In this embodiment's memory card constitution, a memory card 10 is mounted in a camera (not shown in the drawing), and stores imaged frame-unit image information and ancillary data. The memory card 10 has an EEPROM memory region that is multiply divided; the EEPROM's low-speed writing is accelerated by performing pipeline-type parallel writing to these regions. A master controller 30 is connected to block controllers 51, 52 ... 5n, which connect EEPROMs 21, 22 ... 2n and SRAM buffer memories 41, 42 ... 4n. When the memory card 10 is mounted in a camera, it is connected to the camera's control unit via an interface 32. {0008}

EEPROMs 21, 22 ... 2n are constituted as unit memory regions, namely, as cluster 1, 2 ... n, (n+1), (n+2) ... 2n Each cluster is selected in this sequence, and image information is written in a predetermined amount, for example, in byte units or 1-cluster units. Buffer memories 41, 42 ... 4n have the previously described EEPROM predetermined capacity; they are single port memories or dual port memories that can write information at the camera's output speed and read stored information at the EEPROM's write speed. A single port memory reads after writing, and a dual port memory writes and reads simultaneously. {0009}

An EEPROM writes after erasing previous storage, so the master controller 30, when connected to the camera, erases storage sites on EEPROMs in cluster units according to instructions from the camera. When imaging starts, the master controller 30 time-divides the image information time sequence input from the camera via the interface 32 into predetermined quantities, into byte units or 1-cluster units for example, and repeatedly outputs it in sequence to block controllers 51, 52 ... 5n. The block controllers 51, 52 ... 5n distribute this to the respective buffer memories 41, 42 ... 4n. {0010}

The buffer memories 41, 42 ... 4n write the respective image information that was input at the camera's read speed, and write that information in FIFO sequence at the EEPROM's slow write speed. The block controllers 51, 52 ... 5n write the read image information in the respective buffer memories 41, 42 ... 4n to the EEPROM at low speed. The predetermined amount of image information is

[left column]

3

written in a time-divided manner to the respective clusters of EEPROMs 21, 22 ... 2n. {0011}

FIG. 2 and FIG. 3 show operating diagrams when the buffer memories 41, 42 ... 4n (hereinafter "buffers") are dual port memories and single port memories. In FIG. 2, the master controller 30 cyclically outputs to block controllers 51, 52 ... 5n in this numerical sequence using write cycle W1, W2 ... Wn that divides the image information from the camera into predetermined amounts. Each block controller 51, 52 ... 5n outputs image information to dual port memory buffer 41, 42 ... 4n. The buffer 41 writes and stores the image information input in write cycle W1, reads the stored information in input sequence during the period write cycles W1 ~ Wn, and writes the read information to cluster 1 of the EEPROM 21 via the block controller 51. The buffer 42 reads the image information written in write cycle W2 during write cycles W2 ~ W1, and writes the read information to cluster 2 of the EEPROM 21 via the block controller 52. Then writing is similarly performed until cluster n of EEPROM 2n. Next, clusters (n+1) ~ 2n are read.

In FIG. 3, the operation of the master controller 30 and the block controllers 51, 52 ... 5n are the same as in FIG. 2, but the buffer 41 is a single port memory so it operates differently. The buffer 41 writes the image information input in write cycle W1, and reads this information in the next write

[right column]

4

cycles W2 ~ Wn. The buffer 42 writes image information input in write cycle W2, and then reads this information in write cycles W3 ~ Wn+1. Writing and reading are performed serially, and the image information is stored in EEPROMs 21 ~ 2n. {0013}

A frame's worth of image stored in an EEPROM is selected, and the image is reproduced by reading in the same sequence as writing.

{0014}

Effect of the Invention

According to the present invention as thus described, image information read from a camera at high speed is written in parallel to a plurality of EEPROMs, thereby making it possible to utilize a slow EEPROM as a high-speed image storage medium. EEPROMs can be used as high-speed storage media in computers, etc.

BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1: A block schematic drawing showing an embodiment of the inventive memory card.

FIG. 2: An operating diagram for an embodiment in which the buffer memory is a dual port memory.

FIG. 3: An operating diagram for an embodiment in which the buffer memory is a single port memory.

EXPLANATION OF CODES

10 Memory card

21 ~ 2n EEPROM

30 Master controller

41 ~ 4n Buffer memory

51 ~ 5n Block controller

[Key to figures on page 603]

FIG. 1

10 Memory card

From camera

- 12 Interface
- 30 Master controller
- 51 Block controller
- 41 Buffer memory Cluster 1 Cluster n + 1

FIG. 2

Master controller 30

Buffer 41

Buffer 42

Buffer 4n

FIG. 3

Master controller 30

Buffer 41

Buffer 42